Samsung hat auf der Future of Memory and Storage 2026 einen Ausblick auf die nächste Generation von Speichertechnologien für künstliche Intelligenz gegeben. Im Mittelpunkt stehen dreidimensional aufgebaute Speicherlösungen, die Datenwege verkürzen, die Leistung erhöhen und gleichzeitig den Energieverbrauch zukünftiger KI-Systeme reduzieren sollen.

Zu den wichtigsten Neuerungen gehören die Konzeptmodelle zHBM und zNAND-O sowie die neue V10 BV-NAND-Technologie mit mehr als 400 Speicherschichten.

Die vorgestellten Technologien sind vor allem für KI-Rechenzentren, High-Performance-Computing und besonders datenintensive Anwendungen vorgesehen.

Was ist zHBM?

HBM steht für High Bandwidth Memory. Dieser besonders schnelle Speicher wird bereits heute in leistungsfähigen KI-Beschleunigern, Grafikkarten und Rechenzentren eingesetzt.

Bei klassischen HBM-Systemen befinden sich die Speicherstapel meist direkt neben dem eigentlichen Prozessor beziehungsweise KI-Beschleuniger.

Samsung verfolgt mit zHBM einen anderen Ansatz: Der Speicher soll künftig vertikal direkt über dem KI-Chip platziert werden.

Dadurch verkürzt sich der Weg, den Daten zwischen Prozessor und Speicher zurücklegen müssen. Das kann die Bandbreite erhöhen, die Reaktionszeit verringern und den Energiebedarf beim Datentransport reduzieren.

Bis zu achtmal höhere Leistung als HBM5

Samsung erwartet, dass eine kommende Schnittstelle auf Basis von zHBM ungefähr die achtfache Leistung von HBM5 erreichen könnte.

Darüber hinaus soll die neue Architektur eine mehr als zehnmal höhere Speicherdichte ermöglichen.

Die Energieeffizienz könnte nach den derzeitigen Konzeptdaten auf das Dreifache steigen, während der thermische Widerstand um mehr als die Hälfte sinken soll.

Diese Werte beziehen sich auf Samsungs aktuelle Entwicklungsziele und noch nicht auf ein bereits erhältliches Serienprodukt.

Warum KI-Systeme immer schnelleren Speicher benötigen

Moderne KI-Modelle verarbeiten enorme Datenmengen.

Die reine Rechenleistung eines Chips reicht deshalb nicht aus. Entscheidend ist auch, wie schnell Daten aus dem Speicher zum Prozessor gelangen und anschließend wieder zurückgeschrieben werden können.

Wenn der Speicher nicht schnell genug arbeitet, kann ein leistungsfähiger KI-Beschleuniger nicht vollständig ausgelastet werden.

Neue 3D-Speicherarchitekturen sollen genau diesen Engpass verkleinern.

Speicher und KI-Chip wachsen enger zusammen

zHBM zeigt, wie stark Speicher und Prozessor künftig miteinander verbunden werden könnten.

Statt einzelne Komponenten nur nebeneinander auf einer Leiterplatte zu platzieren, werden sie zunehmend übereinander gestapelt und direkt miteinander verbunden.

Samsung möchte außerdem kundenspezifische Funktionen in die Zwischenschichten zwischen Speicher und KI-Beschleuniger integrieren.

Dadurch könnten Hersteller ihre Speicherlösungen genauer an bestimmte KI-Chips und Anwendungen anpassen.

zNAND-O für Edge-KI und Echtzeitanwendungen

Neben zHBM zeigte Samsung erstmals das Konzept zNAND-O.

Die neue NAND-Lösung basiert auf Samsungs V-NAND-Technologie und befindet sich in Varianten mit vier beziehungsweise acht gestapelten Ebenen in Entwicklung.

zNAND-O soll hohe Ein- und Ausgabeleistung mit geringer Latenz und einem vergleichsweise kompakten Aufbau verbinden.

Samsung sieht mögliche Einsatzgebiete insbesondere bei Edge-KI-Systemen, die Daten möglichst direkt vor Ort und ohne lange Übertragung zu einem entfernten Rechenzentrum verarbeiten.

Was bedeutet Edge-KI?

Bei Edge-KI findet die Verarbeitung möglichst nah an der Datenquelle statt.

Das kann beispielsweise in Fahrzeugen, Robotern, Maschinen, Kameras, Smartphones oder intelligenten Produktionsanlagen der Fall sein.

Da Daten nicht ständig an ein entferntes Rechenzentrum übertragen werden müssen, können solche Systeme schneller reagieren und teilweise auch ohne dauerhafte Internetverbindung arbeiten.

Besonders niedrige Speicherlatenzen sind dafür entscheidend.

V10 BV-NAND mit mehr als 400 Schichten

Samsung stellte außerdem die neue V10 BV-NAND-Architektur vor.

Der Speicher verfügt über mehr als 400 Schichten und verwendet eine neue Wafer-Bonding-Technologie.

Dabei werden verschiedene Bestandteile des Speichers auf getrennten Wafern gefertigt und anschließend miteinander verbunden.

Dadurch kann Samsung nach eigenen Angaben mehr Speicherzellen auf einer vergleichbaren Fläche unterbringen.

58 Prozent höhere Speicherdichte

Im Vergleich zur vorherigen V9-Generation soll die Speicherdichte der neuen V10-Architektur um ungefähr 58 Prozent steigen.

Zusätzlich sollen Lese-, Schreib- und Ein-/Ausgabeleistung verbessert werden.

Die neue Technologie richtet sich vor allem an besonders leistungsfähige und kapazitätsstarke Speicherlösungen für KI-Systeme und Rechenzentren.

Warum immer mehr Speicherschichten genutzt werden

NAND-Speicher wird bereits seit Jahren vertikal aufgebaut.

Statt Speicherzellen ausschließlich nebeneinander anzuordnen, werden sie in zahlreichen Ebenen übereinandergestapelt.

Je mehr Schichten ein Speicher besitzt, desto mehr Kapazität lässt sich grundsätzlich auf einer vergleichbaren Chipfläche unterbringen.

Mit steigender Schichtzahl wachsen allerdings auch die Anforderungen an Fertigung, Kühlung, Zuverlässigkeit und Datenübertragung.

Samsung zeigt auch HBM4E und HBM5

Neben den langfristigen Konzepten präsentierte Samsung seine aktuelle Roadmap für KI-Speicher.

Dazu gehören HBM4E, HBM5, LPDDR5X-PIM sowie neue Enterprise-Speicherlösungen.

HBM4E-Muster werden bereits an ausgewählte Kunden ausgeliefert. HBM5 befindet sich als nächste Entwicklungsstufe ebenfalls auf der Roadmap.

Die Übergänge zwischen den einzelnen Generationen zeigen, wie schnell der Bedarf an Speicherbandbreite in KI-Rechenzentren wächst.

LPDDR5X-PIM verarbeitet Daten direkt im Speicher

Samsung zeigte zudem LPDDR5X-PIM.

PIM steht für Processing-in-Memory und beschreibt eine Technik, bei der bestimmte Berechnungen direkt innerhalb des Speichers stattfinden.

Normalerweise müssen Daten ständig zwischen Prozessor und Speicher übertragen werden.

Wenn einzelne Verarbeitungsschritte direkt im Speicher ausgeführt werden, kann sich der notwendige Datentransport reduzieren.

Das soll sowohl die Geschwindigkeit als auch die Energieeffizienz verbessern.

Neue Speichertechnik soll Stromverbrauch senken

Der Energiebedarf von KI-Rechenzentren steigt weltweit deutlich.

Ein großer Teil der benötigten Energie entfällt nicht nur auf die eigentlichen Berechnungen, sondern auch auf den Transport und die Speicherung von Daten.

Kürzere Datenwege und engere Verbindungen zwischen Speicher und Prozessor können deshalb einen wichtigen Beitrag zur Effizienz zukünftiger Systeme leisten.

Wie hoch die tatsächlichen Einsparungen ausfallen, hängt jedoch von der späteren Umsetzung, dem verwendeten KI-Chip und der jeweiligen Anwendung ab.

Wann erscheint zHBM?

Samsung hat für zHBM und zNAND-O bislang keinen konkreten Veröffentlichungstermin genannt.

Bei beiden Technologien handelt es sich derzeit um Konzeptmodelle und einen Ausblick auf zukünftige Speicherarchitekturen.

Bis zur Serienfertigung können sich technische Daten, Aufbau und Leistungsziele noch verändern.

Die Vorstellung zeigt dennoch, in welche Richtung sich Speicher für KI-Systeme in den kommenden Jahren entwickeln dürfte.

Was bedeutet die Technik für normale Nutzer?

Kurzfristig werden Verbraucher von zHBM wahrscheinlich nur indirekt profitieren.

Die ersten Einsatzgebiete liegen voraussichtlich in großen KI-Rechenzentren, Servern und besonders leistungsfähigen Beschleunigern.

Langfristig könnten ähnliche Konzepte jedoch auch kleinere Geräte erreichen.

Schnellere und effizientere Speicherlösungen können beispielsweise leistungsfähigere lokale KI-Funktionen, geringeren Energieverbrauch und kompaktere Hardware ermöglichen.

Konkurrenz im Markt für KI-Speicher wächst

Der Markt für HBM und andere Hochleistungsspeicher ist für die Halbleiterindustrie besonders wichtig geworden.

Hersteller von KI-Chips benötigen große Mengen schnellen Speichers, um neue Rechenzentren und KI-Systeme auszustatten.

Samsung versucht mit seiner breiten Kombination aus Speicherfertigung, Chipproduktion und fortschrittlicher Verpackungstechnik eine möglichst vollständige Lösung anzubieten.

Für Kunden könnte dies Entwicklungszeiten verkürzen und eine engere Abstimmung zwischen Speicher, Prozessor und Gehäusetechnik ermöglichen.

Die wichtigsten Neuerungen im Überblick

  • Samsung zeigt erstmals Konzeptmodelle von zHBM und zNAND-O.
  • zHBM stapelt Hochleistungsspeicher direkt über einem KI-Beschleuniger.
  • Die Architektur soll Datenwege verkürzen und die Energieeffizienz steigern.
  • Samsung erwartet etwa die achtfache Leistung einer HBM5-Schnittstelle.
  • Die Speicherdichte könnte mehr als zehnmal höher ausfallen.
  • V10 BV-NAND besitzt mehr als 400 Speicherschichten.
  • Die Speicherdichte steigt laut Samsung um rund 58 Prozent gegenüber V9.
  • zNAND-O richtet sich unter anderem an Edge-KI-Anwendungen.
  • Konkrete Markttermine wurden noch nicht genannt.

Mit zHBM zeigt Samsung, wie eng Speicher und KI-Chips künftig miteinander verschmelzen könnten.

Der vertikale Aufbau soll nicht nur die Leistung erhöhen, sondern auch einen der größten Nachteile moderner KI-Systeme verringern: den hohen Energieverbrauch beim ständigen Datentransport.

Besonders interessant ist der Ansatz, Speicher direkt über dem eigentlichen KI-Beschleuniger zu platzieren. Sollte Samsung die angekündigten Leistungs- und Effizienzwerte erreichen, könnte dies den Aufbau zukünftiger KI-Server erheblich verändern.

Noch handelt es sich allerdings um eine technologische Vision und nicht um ein fertiges Produkt. Wann zHBM, zNAND-O oder vergleichbare Lösungen tatsächlich in größeren Stückzahlen eingesetzt werden, bleibt offen.